Серверы корпоративных баз данных
Серверы корпоративных баз данных
Серверы компании IBM
Семейство RS/6000
Модели C10 и C20 RISC System/6000
Серверы серии 500 RISC System/6000
Модели G40 Server RS/6000
Модели J40 Server RS/6000
Системы SP1 и SP2
Серверы компании Silicon Graphics
Challenge S
Challenge DM
Challenge L
Challenge XL
Challenge DataArray
Серверы компании Sun Microsystems
SPARCserver 4
SPARCserver 5
SPARCserver 20
SPARCserver 1000/1000E
SPARCcenter 2000/2000E
SPARCcluster PDB server
Ultra Enterprise 1
Ultra Enterprise 2
Ultra Enterprise 3000 и Ultra Enterprise 4000
Ultra Enterprise 5000 и Ultra Enterprise 6000
Введение
Архитектура систем NonStop
Архитектура NonStop
Архитектура систем Integrity
Архитектура систем Integrity
Архитектура системы на базе ServerNet
Архитектура системы на базе ServerNet
ServerNet
СБИС 6портового маршрутизатора ServerNet Процессорный модуль
Блоксхема ЦП
Организация ввода/вывода
Дуплексная работа
Возможности масштабирования системы
Распределение памяти в четырехпроцессорной SMPсистеме
Система обслуживания
Инициализация
Программное обеспечение
Первые системы Tandem на базе технологии ServerNet
Структурная схема сервера семейства Integrity S4000
Заключение
Процессоры с архитектурой 80x86 и Pentium
Упрощенная блок схема процессора Pentium
Особенности процессоров с архитектурой SPARC компании Sun Microsystems
SuperSPARC
Блоксхема процессора Super SPARC hyperSPARC
Набор кристаллов процессора hyperSPARC
Процессор RТ 620
MicroSPARCII
Блоксхема процессора micro SparcII
Основные критерии разработки
UltraSPARCI
Блоксхема процессора UltraSPARC1 Устройство предварительной выборки и диспетчеризации команд
Организация конвейера
Целочисленное исполнительное устройство
Устройство плавающей точки (FPU)
Устройство управления памятью (MMU)
Управление интерфейсом памяти (MIU)
Кэшпамять данных (Dкэш)
Управление внешней кэшпамятью (Eкэшем)
Типовой процессорный модуль UltraSPARC1
Типовой процессорный модуль
Архитектура системной шины UPA
Масштабируемая архитектура UPA
Набор графических команд
Первые системы на базе нового процессора
Процессоры PARISC компании HewlettPackard
PA 7100
Блоксхема процессора PA 7100
Управление командами плавающей точки
PA 7200
PA8000
Особенности архитектуры MIPS компании MIPS Technology
Иерархия памяти
Кэшпамять данных первого уровня
Блоксхема микропроцессора R10000
Моделирование работы R10000 на нескольких компонентах пакета SPEC Кэшпамять второго уровня
Кэшпамять команд
Обработка команд перехода
Структура очередей команд
Очередь целочисленных команд
Очередь команд плавающей точки
Переименование регистров
Упрощенная блоксхема отображения целочисленных команд
Исполнительные устройства
Целочисленные АЛУ
Устройства плавающей точки
Устройство загрузки/записи и TLB
Системный интерфейс
Поддержка многопроцессорной организации
Построение многопроцессорной системы на базе кластерной шины
Особенности архитектуры Alpha компании DEC
Основные компоненты процессора Alpha 21066
Пример построения системы на базе микропроцессора Alpha 21066
Блоксхема процессора Alpha 21164
Особенности архитектуры POWER компании IBM и PowerPC компаний Motorola Apple и IBM
Архитектура POWER
Эволюция архитектуры POWER в направлении архитектуры PowerPC
PowerPC 601
Процессор PowerPC 603
Блоксхема процессора Power PC 603
PowerPC 604
PowerPC 620
Содержание раздела
